- Donanım Mimarisi
- Alana Özgü Hızlandırıcı
MDX — Moleküler Dinamik Hızlandırıcı Mimarisi
Klasik moleküler dinamik iş yükleri için tasarlanmış doğruluk-öncelikli, silikon öncesi, alana özgü bir hızlandırıcı mimarisi.
Mevcut mühendislik aşaması
Tam MDX-1 gerçek iş yükü RTL entegrasyonu devam etmektedir.
Mevcut Kanıt: v0.12'ye kadar referans modelleri, alt sistem ve entegre yol RTL doğrulaması, sınırlandırılmış doğrulama iş yükü tekrarı (replay) ve Aşama 8J.3B deterministik gerçek iş yükü haritalaması.Mühendislik aşamaları
- Referans modellerOluşturuldu · v0.12
- Alt sistem / entegre yol RTLSimülasyonla doğrulandı
- Gerçek iş yükü haritalamaOluşturuldu · Aşama 8J.3B
- Gerçek İş Yükü RTL TekrarıDevam ediyor · Mevcut aşama
- FPGA GösterimiGelecek
- Ölçülen Donanım Performansı / EnerjiGelecek
- ASIC FizibilitesiGelecek
Aşama 8J.3B haritalama kanıtıdır, RTL tekrarı değildir. Simülasyon doğrulaması, ölçülmüş fiziksel donanım performansı değildir.
İçindekiler
Genel Bakış
MDX, klasik moleküler dinamik iş yükleri için bağımsız olarak geliştirilmiş, silikon öncesi, alana özgü bir hızlandırıcı mimarisidir. Mevcut MDX-1 temeli, bağsız etkileşimlerin işlenmesi, katkı üretimi, kuvvet birikimi/indirgenmesi ve sahipliğe duyarlı yönlendirme ve kalıcılık için çok karolu (multi-tile) bir mimariyi araştırmaktadır.
Mimarinin üst düzey kapsamı ayrıca, periyodik geometrinin işlenmesi, uzamsal çift seçimi, Verlet-listesinin yeniden kullanımı ve yeniden oluşturulması ve açık yaşam döngüsü orkestrasyonu gibi MD hesaplamalarının kritik yönlerini içerir.
MDX klasik MD algoritmaları için tasarlanmış olsa da, mimarinin doğası gereği genelleştirilmiş olduğunu ve GROMACS'a özgü olmadığını vurgulamak önemlidir. Bu durum çeşitli moleküler dinamik motorları ve yazılım ekosistemleriyle potansiyel entegrasyona olanak tanır.
Mimari Temeli
| Yapılandırma | 4 × 4 |
|---|---|
| Ölçek | 4 × 4 / 16-karo (tile) mimari temeli |
| Hedef İş Yükü | Klasik Moleküler Dinamik |
MDX-1 temeli 4 × 4, 16-karo (tile) mimari ad alanını (namespace) tanımlar. Mevcut kanıt seviyesinde, çalıştırılabilir modeller mimari muhasebe ve doğruluk anlambilimini belirtir. Somut yönlendirme topolojisi, fiziksel haritalama, kuyruklama, bellek organizasyonu, zamanlama ve veri yolu seçenekleri henüz çözülmemiş durumdadır.
MDX-1 Mimari Haritası
Vivado uygulama görünümleri
Bu görüntüler Vivado uygulama artefaktlarını gösterir. FPGA gösterimi ve ölçülmüş donanım performansı, aşağıdaki yol haritasında gelecek aşamalar olarak yer almaktadır.
Doğruluk-Öncelikli Tasarım
MDX geliştirme metodolojisi kesinlikle doğruluk-öncelikli bir yaklaşıma dayanmaktadır. Bilimsel hesaplamalara yönelik donanım hızlandırıcı tasarımında, sessiz sayısal hatalar veya hassasiyet sapmaları, uzun süren simülasyonları tamamen geçersiz kılabilir. Bu nedenle mimari, spekülatif performans optimizasyonlarından ziyade deterministik sayısal doğruluğa mutlak öncelik verilerek geliştirilmektedir.
Etkileşim hesabından periyodik geometri ve yaşam döngüsü davranışına kadar şu anda modellenen her doğruluk alanı, açık sözleşmeler aracılığıyla tanımlanmakta ve çalıştırılabilir referans modellerine karşı kontrol edilmektedir.
Referans-Model Gelişimi (v0.1 – v0.12)
Mimari spesifikasyonlar v0.12'ye kadar sistematik olarak evrimleşmiş ve ardışık kavramsal aşamalar aracılığıyla doğrulanmış bir temel oluşturmuştur:
-
Mimari muhasebe ve yaşam döngüsü
Mimaride parçacık atamaları ve görev dağıtımı için temel durum makinesi ve yaşam döngüsü takibi oluşturuldu.
-
Sayısal çift ve iş yükü referansı
İkili etkileşimler için deterministik değerlendirme mantığı tanımlandı, kuvvet ve enerji hesaplamaları için sayısal temel oluşturuldu.
-
Uzamsal ve periyodik geometri
Yoğun moleküler sistemlerde periyodik sınır koşullarını (PBC) doğru bir şekilde işlemek için gereken minimum-görüntü kuralları ve uzamsal haritalama kuralları entegre edildi.
-
Verlet-listesinin yeniden kullanımı ve periyodik iş yükü entegrasyonu
Depolanmış liste oluşturma, muhafazakâr yeniden kullanım/yeniden oluşturma uygunluğu için doğruluk modelleri tanıtıldı ve doğrulanmış periyodik iş yükü kompozisyonu sağlandı.
-
Açık yaşam döngüsü ve konfigürasyon-geçiş orkestrasyonu
Önceki yaşam döngüsü sınırlarını korurken, zorunlu taze yeniden oluşturma ve isteğe bağlı anında değerlendirme ile açık çağırıcı kontrollü periyodik konfigürasyon geçişi ekler (v0.12 temeli).
Doğrulama Stratejisi
Doğrulama stratejisi, her spesifikasyon tarafından tanımlanan davranışlar için çalıştırılabilir altın/referans modelleri yazılım doğruluğu kâhinleri (oracles) olarak kullanır. Bunlar gelecekteki uygulama çalışmaları için deterministik karşılaştırma hedefleri sağlarlar, ancak zamanlama modelleri veya fiziksel donanım kanıtı değildirler.
Algoritmik doğruluk sözleşmelerini gelecekteki RTL'den ayrı tutmak, sonraki uygulamaların RTL veya silikonun zaten doğrulandığını ima etmeden açık referans davranışına karşı kontrol edilmesini sağlar.
RTL Doğrulama Kanıtları
-
Bankalı kuvvet birikimi (Banked force accumulator)
- RTL simülasyonu BAŞARILI (PASS)
- 110,089 toplam kabul edilen
- 0 hata
-
Doğrulama iş yükü tekrarı (Validation-workload replay)
- Verilator BAŞARILI (PASS)
- 238,528 kabul edilen güncelleme
- 0 kuvvet/durum/dönem(epoch) uyumsuzluğu
- 0 N3L/protokol hatası
-
Geri yazma koruması (Writeback conservation)
- 67,957 kuyruğa alınan (enqueued)
- 67,957 tamamlanan (committed)
-
Gerçek iş yükü haritalama (Real-workload mapping)
- Aşama 8J.3B
- GROMACS türevli durum → deterministik MDX haritalaması
- 16 yoğun kaynak / 0 boşluk / 0 kopya
Haritalama kanıtıdır, RTL tekrarı değildir
Doğrulama sonuçları simülasyon/test tezgahı (testbench) kanıtlarıdır ve ölçülmüş fiziksel donanım performansı değildir.
Mevcut Sınırlar
Kanıt Sınırı Kısıtlamaları
MDX projesi katı kanıta dayalı raporlama standartlarına uyar. Aşağıdaki sınırlar, spesifikasyon v0.12 itibarıyla mimarinin mevcut durumunu tanımlamaktadır:
- Silikon Durumu: Silikon öncesi. Proje mimari tanımlama ve referans modelleme aşamasındadır.
- RTL Kapsamı: Alt sistem ve entegre yol RTL doğrulama kanıtları mevcuttur; tam MDX-1 gerçek iş yükü RTL entegrasyonu devam etmektedir.
- Performans: Doğrulanmış bir donanım performans modeli yoktur.
- Metrikler: Şu anda bildirilen hiçbir ölçülmüş donanım performansı, hızlanma (speedup), iş çıkarma yeteneği (throughput), frekans, güç, alan, FPGA veya ASIC sonucu yoktur.
Mühendislik Yol Haritası
-
Referans Spesifikasyonları ve Altın Modeller
Oluşturuldu
-
Kuvvet Aritmetiği RTL
Doğrulanmış bloklar
-
Bankalı Kuvvet Birikimi (Banked Force Accumulator)
RTL simülasyonu doğrulandı
-
Doğrulama İş Yükü Tekrarı
Verilator BAŞARILI (PASS)
-
Karo / Karolar Arası Yapı (Tile Fabric)
Prototip ve entegrasyon kanıtı
-
GROMACS-Türevli İş Yükü Haritalaması
Aşama 8J.3B oluşturuldu
-
Gerçek İş Yükü RTL Tekrarı
Devam ediyor
-
FPGA Gösterimi
Gelecek
-
Ölçülen Donanım Performansı / Enerji
Gelecek
-
ASIC Fizibilitesi
Gelecek